Digitale Logik-Familien

In Bild 2b sind die Schutzdioden in Reihe mit dem Eingang gezeichnet. Richtig ist: Der Eingang ist direkt mit den Gates der FETs verbunden. Die Anode der unteren Diode ist mit Null (Masse) und die Kathode der oberen Diode ist mit +VCC verbunden, so dass Überspannungen am Eingang abgeleitet werden.